随着终端智能化进程持续提速，AI PC、边缘智能设备、智能车载终端等产品快速普及，端侧AI存储需求愈发清晰。相较于云端AI算力，端侧推理更注重低延迟、低功耗与轻量化部署。作为深耕终端存储领域的半导体存储品牌企业，江波龙推出SPU（存储处理单元）与iSA（存储智能体）软硬件协同方案，通过硬件技术迭代与系统架构优化，有效降低整机存储BOM成本，助力端侧AI高效落地。

端侧AI痛点，DRAM压力推高存储成本

在传统端侧AI部署模式中，大模型推理高度依赖DRAM实时读写与数据缓存，海量参数需要频繁在内存与算力单元之间搬运，造成严重的资源损耗。一方面，高频数据交互让DRAM长期处于高负载运行状态，设备功耗持续攀升，终端续航能力大幅下降；另一方面，为适配大模型推理需求，设备厂商不得不搭载更高容量、更高规格的DRAM颗粒，直接增加硬件采购与整机BOM成本。

与此同时，DRAM带宽与算力发展不匹配的“内存墙”问题持续凸显，大量算力因数据调度滞后处于闲置状态，导致端侧AI推理延迟升高、稳定性下降。传统优化方式多局限于芯片功耗微调或模型轻量化裁剪，难以有效解决存储与内存的协同短板、实现长效的AI推理成本优化。

SPU+iSA软硬件协同，为端侧AI存储降本增效

针对行业普遍存在的DRAM资源紧张、成本偏高的问题，江波龙跳出单一硬件迭代思维，依托自研SPU（存储处理单元）存内无损压缩技术搭配HLC高级缓存技术，从系统层面重构端侧AI存储算力体系，有效降低终端对传统DRAM的依赖。核心原理在于通过SPU内置的硬件级无损压缩引擎，对AI模型参数、推理缓存等核心数据进行平均2:1的压缩处理，大幅缩减数据占用空间，减少DRAM的数据读写频次与缓存压力。

在此基础上，HLCache高级缓存技术通过智能分层设计，将温冷数据下沉至SSD，大幅降低DRAM占用，显著提升存储与算力间的数据传输效率。而iSA存储智能体承担资源调度与算法适配的软件职能——通过MoE专家卸载、KV Cache智能管理与智能预取等机制，精准调配存储资源，确保SPU的硬件压缩效能与HLC的缓存优化能力在系统层面充分释放。

在端侧AI存储趋势持续深化的当下，存储成本控制已经成为终端智能化普及的关键一环。江波龙以底层技术创新破解行业痛点，通过SPU（存储处理单元）与iSA（存储智能体）软硬件协同方案，以存内无损压缩与HLC高级缓存技术的双重优化，落地轻量化、低成本、高性能的端侧AI存储方案。美国硅谷当地时间2026年8月4日至6日，FMS 2026将在美国圣克拉拉会议中心启幕。江波龙将以“端侧AI 存储聚变”为参展主题，展现公司在端侧AI存储赛道的深度布局与综合创新。未来，江波龙将持续迭代存储技术，深化内存与存储协同优化能力，为端侧AI产业的低成本、高质量规模化发展筑牢硬件根基。